

Série d'exercices N°1 – SoC 2025-2026

Exercice N°1

La classification de Flynn décrit les architectures selon la capacité d'exécuter plusieurs flux d'instructions et/ou de données (SISD, SIMD, MISD, MIMD).

La loi d'Amdahl, quant à elle, permet d'évaluer la limite de l'accélération d'un programme lorsqu'on augmente la quantité de parallélisme (largeur SIMD, nombre de cœurs, etc.).

Cet exercice vise à faire le lien entre les modèles théoriques d'architecture et les lois de performance du parallélisme.

1. Classification de Flynn

- a- Rappelez les quatre catégories de la classification de Flynn.
- b- Indiquez pour lesquelles l'exécution parallèle peut améliorer la performance d'un programme.
- c- Expliquez en une phrase pour chaque catégorie quel type de parallélisme elle exploite (parallélisme de données, de tâches, aucun...).

2. Loi d'Amdahl : dérivation

On considère un programme dont une fraction p est parallélisable et une fraction $(1-p)$ reste séquentielle.

- a- Écrire l'expression du temps d'exécution du programme sur une machine parallèle à N unités de calcul.
- b- En déduire la formule de l'accélération $S(N)$.
- c- Vérifier que l'expression obtenue correspond à :

$$S(N) = \frac{1}{(1-p) + \frac{p}{N}}$$

3. Interprétation des cas limites

- a- $p = 0$, $p = 1$ et $N = \infty$
- b- Donner une interprétation en lien avec les architectures de Flynn (SISD, SIMD, MIMD).

4. Lien entre Flynn et Amdahl

- a- Expliquer comment la loi d'Amdahl permet d'évaluer les gains attendus d'une architecture :
 - SIMD,
 - MIMD.
- b- Expliquer pourquoi une architecture SISD ne peut bénéficier d'aucune accélération selon Amdahl.
- c- Donner un exemple concret où :
 - SIMD est limité par Amdahl (ex. : boucle avec branchements),
 - MIMD est limité par Amdahl (ex. : synchronisation, section critique).

5. Champ d'application de la loi

- a- À quel type de programmes et de matériel la loi d'Amdahl s'applique-t-elle ?
- b- Quelles sont les hypothèses implicites de cette loi ?
- c- Expliquer une situation réelle où la loi d'Amdahl surestime l'accélération (mémoire, interconnexions, synchronisation...).

Exercice N° 2

On s'intéresse à l'exécution d'un programme partiellement parallélisable sur deux architectures parallèles.

On considère qu'une fraction 2 % du programme est strictement séquentielle (non parallélisable), tandis que les 98 % restants sont parallélisables.

Architecture A : Intel Xeon Phi

Nombre de cœurs : 61

On suppose que chaque cœur exécute la partie parallélisable à la même vitesse.

Aucune surcharge de synchronisation n'est prise en compte.

Architecture B : NVIDIA RTX 2070 (GPU)

Les caractéristiques pertinentes issues des fiches techniques NVIDIA :

1. Nombre de SM (Streaming Multiprocessors) : 36
2. Nombre maximal de warps actifs par SM : 32
3. Taille d'un warp = 32 Threads

On donne : $N_{GPU} \approx (\text{nombre de SM}) \times (1 \text{ warp/SM}) \times (32 \text{ threads/warp})$

N_{GPU} = nombre de threads pouvant être exécutés en parallèle

- a. Calculer le l'accélération théorique pour chaque cas
- b. Comparer cette valeur à la limite théorique
- c. Le Xeon Phi exploite-t-il bien le potentiel de parallélisme du programme ?
- d. Même question pour la RTX 2070

Exercice N° 3

On considère deux versions d'un même processeur en technologie CMOS.

La version 2 présente (par rapport à la version 1) :

- une capacité de charge globale réduite de 25 % : $C_2 = 0,75 C_1$
- une tension d'alimentation réduite de 3 V à 2 V : $V_{dd1} = 3V$ et $V_{dd2} = 2$

Le courant de fuite global au repos est identique pour les deux versions : $I_{fuite}=0,57mA$

On supposera :

- le facteur d'activité α identique pour les deux versions,
- la température constante,
- une puissance dynamique moyenne :

$$P_{dyn} = \alpha C V_{dd}^2 f$$

a- On souhaite garder la même puissance dynamique moyenne entre les deux versions (même consommation dynamique).

- Déterminer le rapport de fréquences f_2/f_1
- En déduire le gain sur la période d'horloge

b- On considère maintenant que les deux versions fonctionnent à la même fréquence d'horloge $f_1=f_2$

- Calculer le rapport des puissances dynamiques P_{dyn2}/ P_{dyn1}
- Tenant compte de la puissance de fuite P_{fuite} , calculer la puissance totale de chaque version
 - En déduire le gain global en puissance (en %) de la version 2 par rapport à la version 1 si $P_{dyn,1}=30mW$

c- Commenter le compromis entre augmentation de fréquence et réduction de puissance totale

Exercice N° 4

1. Rappeler les deux formulations de la loi de Moore.
2. Expliquer l'intérêt de cette loi pour l'industrie des semi-conducteurs.
3. Les projections annoncent une perte de validité autour de 2025 : quelles en sont les causes physiques, technologiques et économiques ?

Exercice N° 5

En 1971, le processeur Intel 4004 contenait environ **2300 transistors**.

On admet qu'à cette époque, la croissance du nombre de transistors suit parfaitement la loi de Moore : *le nombre de transistors double tous les deux ans*.

On note N_n le nombre de transistors **n périodes** après 1971.

1. Justifier que la suite (N_n) est une progression géométrique et donner sa raison.
2. Écrire l'expression de N_n en fonction de n .
3. Calculer N_5 (nombre de transistors 10 ans après 1971).
4. En quelle année dépasse-t-on 1 million de transistors ?
5. Comment évolue graphiquement une progression géométrique sur une échelle logarithmique ?

Exercice N° 6

L'une des règles fondamentales de l'architecture RISC consiste à limiter les accès mémoire à deux instructions : LOAD et STORE.

- a- Expliquez la raison de ce choix dans une architecture RISC.
- b- Indiquez la conséquence principale de cette règle sur l'organisation interne du processeur.

Exercice N° 7

On suppose qu'une instruction nécessite un unique accès mémoire pour être chargée.

Le temps d'accès à :

- la mémoire cache est de **7 ns**,
- la mémoire centrale est de **150 ns**.

Un programme a nécessité **84 ns** pour s'exécuter.

1. Dans quel niveau mémoire se trouvent les instructions exécutées ?
2. Déduire la taille du programme (en nombre d'instructions).

Exercice N° 8

On considère un système composé des éléments suivants :

- Un processeur cadencé à 2 GHz.
- Une mémoire centrale de 1 Go caractérisée par :
 - un temps d'accès de 20 ns,
 - un temps de cycle mémoire (temps minimal entre deux accès consécutifs) de 25 ns,
 - un mot mémoire de 32 bits et un bus de données de 32 bits.

Le processeur exécute un programme qui traite un flot continu de données.

Pour chaque flot de 8 octets, le programme réalise successivement :

- un pré-traitement consommant 6 cycles d'horloge CPU,
- un traitement consommant 10 cycles,
- un post-traitement consommant 4 cycles.
-

On prendra :

- $1\text{Mo}=2^{20}$ octets,
- aucun recouvrement entre calcul et accès mémoire (le CPU attend les données).

Questions

1. Représenter graphiquement la différence entre :
 - le temps d'accès mémoire,
 - le temps de cycle mémoire.
2. Déduire le temps pendant lequel le processeur attend l'arrivée des données pour un flot de 8 octets. Donner ce temps en nanosecondes et en cycles d'horloge processeur.
3. Estimer la durée nécessaire pour traiter entièrement 500 Mo de données, en séparant clairement :
 - le temps total d'attente mémoire,
 - le temps total de calcul du processeur.
4. Calculer le rapport entre le temps total d'attente mémoire et le temps total de traitement CPU.
5. Que conclure de ce résultat concernant les performances globales du programme ?
Quelles solutions architecturales ou logicielles pourraient permettre d'améliorer significativement la situation ?

Exercice N° 9

a- Soit une architecture de Von Neumann munie d'un processeur 16 bits avec une bus de d'adresse de 24 bits cadencé à 2.4 GHz.

1. Donner et expliquer le fonctionnement de cette architecture.
2. Donner la capacité mémoire adressable en octets, Ko, Mo et Go ?
3. Calculer le temps d'un cycle de ce processeur.

b- On dispose de 12 MiB de données stockées en mémoire à traiter.

Ces données sont organisées en blocs de 3 octets.

Sur le processeur précédent (2,4 GHz), la lecture d'un bloc nécessite 4 cycles et son traitement 9 cycles.

1. Interpréter ce que pourrait être un bloc de 3 octets (donner un exemple concret).
2. En déduire le nombre total de blocs et le temps nécessaire pour traiter toutes les données.
3. On considère maintenant un autre processeur cadencé à 1,3 GHz, capable de lire 4 octets en 2 cycles et de les traiter en 5 cycles.
 - a. Combien de temps lui faut-il pour traiter la même quantité de données que le premier processeur ?
 - b. Quel processeur est le plus rapide ? Justifier en s'appuyant sur le débit de traitement (octets / seconde) et non uniquement sur la fréquence.